

Logik / Gates

AND $\Rightarrow A \& B$ NAND $\Rightarrow \sim(A \& B)$
OR $\Rightarrow A | B$ NOR $\Rightarrow \sim(A | B)$
NOT $\Rightarrow \sim A$ XOR $\Rightarrow A \wedge B$

Sign / Magnitude: 1. Bit Vorzeichen, $[-2^{n-1}+1, +2^{n-1}-1]$

2s Complement: $[-2^{n-1}, 2^{n-1}-1]$


1. Bit (MSB) ist Indikator für negative Zahl.

Dec. $\rightarrow$ 2s Comp.:

- 1) absoluten Wert in Bin. umwandeln
- 2) wenn negative Zahl:
 - (a) invertieren (b) 1 addieren

2s Comp. $\rightarrow$ Dec.

ganz normal, nur dass 1. Bit den Wert -2^n hat!



Binär

Dec. $\rightarrow$ Bin.:

$5_{10} : 2 = 2 \text{ R } 1$
 $2 : 2 = 1 \text{ R } 0$
 $1 : 2 = 0 \text{ R } 1$
 $\Rightarrow 5_{10} = 101_2$

Bin. $\rightarrow$ Dec.:

$101_2 = 1 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = 5_{10}$

$1011_2 = 1 \cdot 2^3 + 0 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 11_{10}$
 $10111_2 = 1 \cdot 2^4 + 0 \cdot 2^3 + 1 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 23_{10}$
 $101111_2 = 1 \cdot 2^5 + 0 \cdot 2^4 + 1 \cdot 2^3 + 1 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 47_{10}$

Hexadezimal 0, 1, 2, ..., 9, A, B, C, D, E, F

Dec. $\rightarrow$ Hex.:

$1278_{10} : 16 = 79 \text{ R } 14 = E$
 $79 : 16 = 4 \text{ R } 15 = F$
 $4 : 16 = 0 \text{ R } 4 = 4$
 $\Rightarrow 1278_{10} = 4FE_{16}$

Hex. $\rightarrow$ Dec.:

$4FE_{16} = 4 \cdot 16^2 + 15 \cdot 16^1 + 14 \cdot 16^0 = 1278_{10}$

Bei Addition kann ein zusätzliches Bit entstehen $\rightarrow$ nicht zwingend Overflow!
Overflow detektion: Addition positiver Zahlen gibt negative (MSB=1 statt 0), Addition negativer Zahlen gibt positive Zahl (MSB=0 statt 1)

Boolean Equations

Minterm / Sum-of-Products

Maxterm / Product-of-Sums

A	B	Y	SOP
0	0	0	$\bar{A}\bar{B}$
0	1	1	$\bar{A}B$
1	0	0	$A\bar{B}$
1	1	1	AB

$\Rightarrow \bar{A}\bar{B} + \bar{A}B + A\bar{B} + AB$

A	B	Y	POS
0	0	0	$A+B$
0	1	1	$A+\bar{B}$
1	0	0	$\bar{A}+B$
1	1	1	$\bar{A}+\bar{B}$

$\Rightarrow (A+B) \cdot (A+\bar{B}) \cdot (\bar{A}+B) \cdot (\bar{A}+\bar{B})$

X/Z: x: egal / unbekannt (1 oder 0)

Z: floating (irgendwas zwischen 1 und 0)

• Ziel: minimale # Quadrate

• im Quadrat sind nur 1'en und X'en erlaubt

• Jedes Quadrat hat 2^n 1'en / X'en ($n=1, 2, 4, \dots$)

• 1'en und X'en dürfen in mehreren Quadraten sein

• Bis 4 Variablen benutzbar


K-Map

immer nur 1 Bit ändert sich!


A	B	C	Y	C
0	0	0	1	0
0	0	1	1	0
0	1	0	0	1
0	1	1	0	1
1	0	0	1	1
1	0	1	1	1
1	1	0	1	1
1	1	1	0	1

$\Rightarrow AC + \bar{B}$

Bubble-Pushing




Multiplexer:



Delays: t_{pd} : Propagation delay. Zeit vom Moment der Input veränderung bis zum annehmen des finalen Output Wertes. Critical Path dafür nehmen!
 t_{cd} : Contamination delay. Zeit vom Moment der Input veränderung bis zur ersten Änderung irgend eines Outputs. Kürzesten Pfad dafür nehmen!

SR-Latch




R S Q

0	0	Q vorher
0	1	1
1	X	0

D Flip-Flop

Kopiert D nach Q beim Ansteigen der CLK




Shifters

Logic shift: $1100 \gg 2 = 0011$, $1100 \ll 2 = 0000$


Arithmetic shift: $11001 \gg 2 = 11010$, $01001 \gg 2 = 00010$

$11001 \ll 2 = 00100$

Moore:



Mealy:



allgemeine Tabellen

Output Encoding:

Output	Encoding
red	00
blue	10
...	...

State Encoding Table:

State	Encoding
S0	00
S1	10
...	...

Moore Tabellen:

Output Table:

State	Outputs	
	out ₁	out ₂
S0	1	0
S1	0	1
S2	1	1
...	...	...

State Transition Table:

State	Input			next state
	a ₁	a ₂	a ₃	
S0	x	x	1	S0
S0	1	x	x	S1
...	...	...	...	...

Mealy Tabellen:

State Transition + Output Table:

State	Inputs		next state	Outputs	
	a ₁	a ₂		o ₁	o ₂
S0	1	x	S0	1	1
S0	x	1	S1	0	1
S1	1	1	S0	1	0
...	...	...	...	...	...

Timing Analysis

1) Minimales T_c berechnen:

a) kritischen Pfad finden

b) T_c ist grösser gleich der Summe aus:

(i) clock-to-Q propagation (Zeit bis Inputs aus Flip-Flops gelesen wurden)

(ii) propagation delay (Zeit, die die Logischen Gates benötigen)


(iii) setup time (Zeit bis Output gespeichert ist)

2) Prüfen auf "hold time violations":

a) kürzesten Pfad betrachten

b) T_c wie bei 1) für diesen Pfad berechnen, statt propagation jeweils contamination bei (i) und (ii)c) prüfen ob T_c < hold time vom "output Speicher". Wenn ja, so ist die Schaltung instabil! Oft lösbar, in dem Buffer eingebaut werden für die kürzeren Pfade

N-bit Adder Ripple-Carry Adder: Aneinander

geraute Full Adder, wobei C_{in} ans nächste Cout angeschlossen ist.4-Bit Adder, wobei A₂, B₃, S₃ MSB sind. Es läuft also von links nach rechts. Delay wächst direkt mit der Anzahl Bits: $n \cdot t_{\text{adder}} = t$

$$t_{\text{CLA}} = t_{\text{pg}} + t_{\text{pg-block}} + \frac{n}{k} t_{\text{AND-OR}} + k \cdot t_{\text{Full-Adder}}$$

t_{pg}: t_p von 2-Input OR, N: # Bit, k: # Bit pro Blockt_{pg-block}: t_p von 3 2-Input OR + 3 2-Input AND | t_{AND-OR}: Delay vom C_{in} → Cout zwischen zwei Blöckent_{Full-Adder}: Delay vom Full Adder

- 1.) Inputs (Signale), Outputs definieren / analysieren
- 2.) State Transition Diagramm skizzieren

3.) State Transition Table 3a

• State Encoding Table 3b

• Output Encoding Table 3b

4.) (State Transition Table mit den encodeten Werten)

5.) Output Table

6.) (Boolesche Gleichungen für next state und Output)


7.) Schaltplan

Timing shortest path critical path

• "clock-to-Q contamination / propagation" Zeit nach CLK rise bis Output beginnt sich zu ändern / finalen Wert erreicht


• "setup time" (t_{setup}): Zeit vor CLK rise während welcher alle Inputs stabil sein müssen• "hold time" (t_{hold}): Zeit nach CLK rise während welcher die Inputs stabil sein müssen• "aperture time": t_{setup} + t_{hold}: Zeit während der Inputs stabil sein müssen• "clock period" / "cycle time": T_c: Zeit zwischen zwei CLK rising• "clock frequency": $\frac{1}{T_c}$, 1 Hz = 1 Cycle pro Sekunde

Full Adder



Carry-Blockade Adder (CLA)

Die Adder werden in Blöcke unterteilt, z.B. 4-Bit Blöcke (= 4 Full Adder, 32 bit hätte 8x 4-Bit Blöcke). Jeder Block generiert ein "generate" oder "propagate" Signal (= 0 oder 1). Ist "generate" gesetzt, so erzeugt der Block ein Carry out unabhängig vom Carry in. Ist "propagate" gesetzt, so vererbt der Block ein Carry in nicht, sondern gibt es weiter.



Virtual Memory	
Cache	Virtual Memory
Block	Page
Block size	Page size
Miss	Page fault
Tag	Virtual Page number

Adress Translation Der Computer muss eine virtuelle Adresse interpretieren um die Daten im Memory zu finden oder eine Page fault zu verursachen und die Daten aus der HDD laden. Die hochwertigen Bits geben die "Page number" an, die niedrigwertigen Bits geben den "Page Offset" an (da Word innerhalb der Page). Für die Übersetzung der "virtual page number" (19 bit) zu "physical page number" (15 bit) werden Page Tables und TLBs verwendet.

Page Table wird für die Übersetzung virtueller Adressen zu physischen Adressen (Mem) genutzt. Jeder Eintrag (Zeile) besteht aus einem "Valid" Bit und der "physical page number". Es gibt für jede "virtual page number" einen solchen Eintrag. Ist "Valid" = 1, so liegen die Daten im Memory, sonst auf der Platte (Page Fault).

Translation Lookaside Buffer (TLB) ist ein kleiner Cache, der die Page Table Einträge enthält, die in der Umgebung des laufenden Zugriffs liegen. CPU schaut somit zuerst hier in TLB nach, bevor er die Page Table anfragt, die im Memory liegt. Hit rate meist 99%.

Terminologie "physical Memory": Memory, also RAM

Assembly Instruction Types R-Type: "register type". $op(6bit) | rs(5bit) |$

$rt(5bit) | rd(5bit) | shamt(5bit) | funct(6bit)$, $op = 0x0$ für R-Type, funct gibt Operation an, $rs + rt$ source register, rd destination register, shamt ist die Anzahl Shifts, die bei Shift-Operationen gemacht werden soll, shamt für restliche Operationen = 0x0. add \$s0, \$t1, \$s2: \$s0 destination (rd), \$t1 source (rs), \$s2 source (rt). I-Type: "immediate-type". $op(6bit) | rs(5bit) | rt(5bit) | imm(16bit)$ rt kann sowohl source, als auch destination Register sein. Imm hat den konstanten Wert drin und op gibt die Operation an. J-Type: "jump type": $op(6bit) | addr(26bit)$. op gibt Operation an und addr ist die Adresse.

Address Modes register-only, immediate, base addressing: Dagegen da die Operanden zu lesen / schreiben. PC-relative, pseudo-direct: Modes um die PC zu schreiben.

Register-only addressing: benutzt Register für die Operanden. R-Type Instructions sind von diesem Typ. Immediate addressing: Benutzen eine 16-bit Konstante mit Register (add: z.B.). J-Type instructions meist von diesem Typ. Base addressing: die effektive Adresse besteht aus der Summe des Wertes in einem Register plus dem 16-bit Offset im immediate Feld.

PC-relative addressing: conditional branch instructions benutzen dies. Der neue PC besteht aus der Summe des PC Wertes und dem signed value vom immediate Feld. Pseudo-direct addressing: Jede Adresse an die gerufen werden kann ist "word-aligned". Die zwei tiefsten Bits sind also 00, die nächsten 26 Bit kommen aus dem "imm"-Feld. Die höchsten 4 Bit kommen vom PC Wert.

Stack / Procedure calls Stack: FIFO, push (insert), pop (remove + get), \$sp current stack position that is valid (used). Geht von höherer Adresse los und "wächst" "nach unten". Procedures: Eine Prozedur speichert zuerst die Register auf dem Stack. Dabei geht sie wie folgt vor: Stack auf Stack machen, Werte der Register speichern, Prozedur-Code ausführen unter Gebrauch der Register. Register wieder herstellen mit Hilfe des Stack. Stack wieder freigegeben. "Stack frame" Stück des Stacks, die eine Prozedur für sich beansprucht. Register Order: Eine Prozedur muss die "preserved" Register speichern und wieder herstellen. Die nonpreserved darf sie nicht benutzen / verändern. Der aufrufende Code ist also verantwortlich die nonpreserved Register zu speichern. Reserved: \$s10-17, \$ra, \$sp Nonpreserved: \$t0-9, \$a0-3, \$v0-1. Der Stack über \$sp ist preserved, darunter nicht (non-preserved).

Combinational logic: Output basiert nur auf aktuellem Input

Sequential logic: Output basiert auf aktuellem und vorherigen Input

Memory adressierung word-addressable: Jeder data-word hat eine eigene Adresse. byte-addressable: Jeder Byte (8 Bit) hat seine eigene Adresse. Beim MIPS ist 72 und 32-Bit lang, besteht aber aus 4 · 8-Bit. Promitt ist jede word adresse ein Vielfaches von 4 (0, 4, 8, 12, 16, ...). Die Adresse des words entspricht der Adresse des 1. Bytes dieses words. In \$s7, 8(\$0) lädt die Daten von 0+8=8 nach \$s7.

Verilog

module [Name] (

input clk,

input [3:0] a,

output reg [3:0] y);

// code

endmodule

$a[3:0] : a[3]$ MSB, $a[0]$ LSB, $a = 4 \text{ Bit}$

$a[0:3] : a[0]$ MSB, $a[3]$ LSB, $a = 4 \text{ Bit}$

wird a; "lokale" Variable, für Zuweisung "assign" gebrauchen.

assign a = b | c; ist "continuous assignment", ändert sich b oder c, so wird a neu evaluiert.

posedge: 0 → 1, negedge: 1 → 0

always @ ([sensitivity list]) wird immer ausgeführt, wenn sich eines der Werte der "sensitivity list" ändern. Alle linken Seiten von "≤" und "=" in einem always-Block müssen "reg" sein! "reg" ≠ Flip-Flop!

"≤" ist ein "non-blocking" assignment [• hat es posedge/negedge so muss "≤" sein]

Regeln: • "≤" und always-Block für synchrone regerentielle Logik
• continuous assignment ohne always-Block für kombinatorische
• nie in verschiedenen always-Blöcken auf gleiche Elemente schreiben
• nie mehrere continuous assignments für die gleiche linke Seite.

[N]'[b][xx]: [N]: # Bits, [b]: Basis (b=binär, h=Hex, d=Dec, o=okt.), [xx] Wert in besagter Basis. Wandelt es dann in Binär um.

If [Bedingung] then

begin

// code

end

Else

begin

// code

end

end

case ([check]):

0: // code;

1: // code;

...

default: // code;

endcase

assign y = a ? t : f;

↑ "true" "false"

Flip-Flops: reg q;

always @(posedge clk)

q ≤ d

reg q;

always @(posedge clk, posedge reset)

if (reset) q ≤ 0;

else q ≤ d

reg q;

always @(posedge clk, posedge reset,

posedge set)

if (reset) q ≤ 0

else

if (set) q ≤ 1

else q ≤ d