

Logik

A	B	AB
0	0	0
0	1	0
1	0	0
1	1	1


AND



A & B

A	B	A+B
0	0	0
0	1	1
1	0	1
1	1	1

OR



A | B

A	¬A
0	1
1	0


NOT



~A

A	B	AB
0	0	1
0	1	1
1	0	1
1	1	0


NAND



~(A & B)

A	B	A+B
0	0	1
0	1	0
1	0	0
1	1	0


NOR



~(A | B)

A	B	A ⊕ B
0	0	0
0	1	1
1	0	1
1	1	0

XOR



A ^ B

Binär

Dez. → Bin.:

5 : 2 = 2 R 1 → 101
2 : 2 = 1 R 0
1 : 2 = 0 R 1

Bin. → Dez.:

1 0 1
2² 2¹ 2⁰ ⇒ 1 · 2² + 0 · 2¹ + 1 · 2⁰
= 4 + 1 = 5

Dez. → Hex.:

1278 : 16 = 79 R 14 (=E) ↑
79 : 16 = 4 R 15 (=F) ⇒ 4FE
4 : 16 = 0 R 4 (=4)

Hexadezimal

0-9, A-F: A=10, B=11, ..., F=15

Hex. → Dez.:
4FE = 4 · 16² + 15 · 16¹ + 14 · 16⁰
⇒ 4FE = 1278₁₀

1s Complement

1. Bit ist das Vorzeichen: 0 ≙ +, 1 ≙ -
negative Zahlen: positive Darstellung invertieren:
+4 = 0100 → -4 = 1011 } Achtung: +0 = -0: 0000 = "1111"
-4 + 6 = +2: 1011

Vorsicht beim Rechnen:

Übertrag: 111

2s Complement

negative Zahlen haben auch führende Null.

0001 = 1₁₀ ≠ +2
+ 1
0010 (= 2₁₀) ✓

Dez. → 2s Com.:

- 1) Absoluten Betrag in Binär umwandeln
- 2) Wenn negative Zahl:
 - a) Invertieren
 - b) 1₀ addieren (+00...1)

2s → Dez.:

1. Bit (MSB) hat den 2^x Stellenwert, nur negativ. Rest normal:
- 1 1 0 1 0
↑ -2⁴ = -16 } ⇒ -16 + 1 · 2³ + 1 · 2² = -6
0 1 0 1 0 ⇒ 1 · 2³ + 1 · 2² = 10

Addition ganz normal. Subtraktion wird als Addition angesehen: -4 - 5 = -4 + (-5). Achtung: es kann eine zusätzliche Bit im "Überlauf" haben, dieses ignorieren → nicht zwingend Overflow!
8bit: -128 ... 127, 16bit: -32768 ... 32767, 32bit: -2147483648 ... +2147483647.

Signed magnitude 1Bit Vorzeichen

Boolean Alg.:
• (B · C) + (B · C̄) = B
• (B + C) · (B + C̄) = B
• (B · C) + (B̄ · D) + (C · D) = B · C + B̄ · D
• B · (B + C) = B
• B + (B · C) = B
• (B + C) · (B̄ + D) · (C + D) = (B + C) · (B̄ + D)
• (De Morgan) B₁ · B₂ · B₃ · ... = (B̄₁ + B̄₂ + ...) · (De Morgan) B₀ + B₁ + B₂ + ... = (B̄₀ · B̄₁ · ...)

Boolean Equations

Minterm (Sum-of-Products):
Zeilen in Wahrheitstabelle, die 1 sind.

A	B	Y	minterm
0	0	0	¬A ¬B
0	1	1	¬A B
1	0	0	A ¬B
1	1	1	A B

⇒ ¬A B + A B


Maxterm (Product-of-Sums):
Zeilen in Wahrheitstabelle, die 0 sind.

A	B	Y	maxterm
0	0	0	A + B
0	1	1	A + B̄
1	0	0	Ā + B
1	1	1	Ā + B̄

⇒ (A + B) · (Ā + B̄)

K-Maps:

A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0





X / Z
X: egal / unbekannt
Z: floating, zwischen 1 und 0

Regeln:


- in den Quadraten sind nur 1'en oder X'en
- Ziel: minimale # Quadrate und alle 1'en sind in welchen
- Jedes Quadrat hat 2^x 1'en / X'en (also 1, 2, 4)
- Quadrate können über die Grenzen sich "drehen"
- 1'en / X'en dürfen in mehreren Quadraten sein, wenn
- Bis 4 Variablen brauchbar

C MOS




"↓": Ground (=0)


"┐"/"└"/"┘"
 Spannungsgelber (=1)



NAND-Gate:



Multiplexer



Fixed-Point Number System

Haben ein imaginäres "Komma". Z.B.: 4 Bit Integer 4 Bit Fraction: $0.110.1100 = 2^{-2} + 2^{-3} + 2^{-4} + 2^{-5} = 6,75$
 Für negative Zahlen kann 1s/2s Complement verwendet werden.


Floating-Point Number System

Entsprechen der Wissenschaftlichen Schreibweise von Zahlen: $\pm M \cdot B^E$.
 E hat also ein Vorzeichen (Sign, S), Basis (B), Mantisse (M), Exponent (E).
 Basis ist 2 für Computer. 32 Bits haben 1 Bit für Vorzeichen, 8 Bit Exponent, 23 Bit Mantisse. In der Binären Schreibweise wird die führende 1 der Mantisse nicht gespeichert, da sie immer da ist: $228_{10} = 11100100_2 \times 2^0 = 1.1100100 \times 2^7 \Rightarrow E=7_{10} = 111_2$, $M=1100100$, $S=0$. Der Exponent muss auch negative Zahlen erlauben. Dafür wird ein Bias von 127 verwendet:
 $7 + 127 = 134 \Rightarrow E = 10000110_2 \hat{=} 7$ als E
 $-4 + 127 = 123 \Rightarrow E = 01111011_2 \hat{=} -4$ als E

Full Adder

Hat zusätzlich noch ein Cin:

Cin	A	B	S	Count
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



Für ein n-Bit Adder werden diese 1-Bit Adder auf verschiedene Weise zusammen geschaltet.

Carry-lookahead Adder

Der n-Bit Adder wird in kleinere Blöcke aufgeteilt. Zum Beispiel ein 32 Bit in 8 4-Bit Adder. Jede Gruppe produziert zusätzlich ein "propagate" (P) und ein "generate" (G) Signal. P bedeutet, dass die Gruppe ein Carry-Out produziert (=1), wenn das Carry-In = 1 ist. G ist gegeben, wenn die Gruppe so oder so ein Count produziert (=1). Carry-Out für i-te Spalte: $C_i = G_i + P_i \cdot C_{i-1}$
 $G_{3:0} = G_3 + P_3 \cdot (G_2 + P_2 \cdot (G_1 + P_1 \cdot G_0))$, $P_{3:0} = P_3 \cdot P_2 \cdot P_1 \cdot P_0$, $C_i = G_{i:3} + P_{i:3} \cdot C_3$. Performanterer Adder

Memory Performance:

Hit-Rate = $\frac{\# \text{ Hits}}{\# \text{ Memory Accesses}} = 1 - (\text{Miss-Rate})$
 Hit-Rate = $\frac{\# \text{ Hits}}{\# \text{ Memory Accesses}} = 1 - (\text{Miss-Rate})$


Hit: Daten Anfragen, die im Cache gefunden wurden

Miss: "-". Daten wurden nicht in Cache gefunden $\rightarrow$ müssen in Hauptspeicher / HDD gesucht werden $\rightarrow$ sehr langsam

Average memory access time (AMAT) = $t_{\text{cache}} + \text{MissRate}_{\text{cache}} \cdot (t_{\text{mainMemory}} + \text{MissRate}_{\text{mainMemory}} \cdot t_{\text{VirtualMemory}})$
 $t_{xy} \hat{=} \text{Zugriffszeit auf "XY"}$


Noise Margin

Um distanzierte Werte zu erhalten, muss entschieden werden welcher Bereich einer 1 und welcher einer 0 entspricht. Da durch äußere Umstände diese Werte variieren können erlaubt man eine gewisse Noise:



Adders



Half Adder



S ist das Resultat der Addition, Count ist wahr, wenn einer Carry haben (also $A=1=B=1 \Rightarrow S=0, \text{Count}=1$).
 Für n-Bit Addition werden solche 1-Bit Adder in Serie geschaltet, wobei Count zusätzlich noch zur nächstgrößeren Stelle addiert wird:
 $A_0 + B_0 \Rightarrow \text{Count} \Rightarrow A_1 + B_1 + \text{Count} \dots$

Ripple-Carry Adder

n-Bit Adder bestehend aus n Full Adder. Count wird jeweils an der nächsten Cin angeschlossen



Memory Interface (MIPS)

• Address: Adresse • MemWrite = 0 $\hat{=} \text{Read}$
 • Write Data: Data to write • MemWrite = 1 $\hat{=} \text{Write}$
 • Read Data: Requested Data

Cache besteht aus "Set" (S), die 1-n Datenblöcke aufnehmen. Zu den Daten wird jeweils im "Tag" die Adresse zu den Daten gespeichert und ein Bit-Flag "V" für "Valid".

Direct Mapped Cache
Jede Memory-Adresse wird ein festes Set "zugewiesen". Mehrere Adressen teilen sich ein Set (wie bei Hash-Tabellen). Zum Beispiel werden die Bits 4:2 der Adresse verwendet um das dazugehörige Set zu finden. Set hat nur 1 Datenblock

Multi-way Set Associative Cache
Jede Adresse ist immer noch einem bestimmten Set zugewiesen, kann aber in einem der N Blöcke des Sets liegen. Dabei wählt ein Multiplierer den richtigen Block aus bei einem Hit (Adresse = Tag, Valid=1).



Fully Associative Cache
Nur 1 Set mit B Ways -> also B Blöcke. Es müssen also B Tags bei einer Anfrage geprüft werden.
Überblick Direct Mapped Cache braucht am wenigsten Hardware. Dann Multi-Way und am Meisten braucht der Fully Ass.. Die # Misses bzw. Konflikte ist gerade anders um. Fully Ass. eher für sehr kleine Caches

Memory Arrays
Bei einer N-Bit Adresse hat es 2^N Zeilen und bei M-Bit Datengröße M Spalten.


Die Blockgrößen sind meist mehr als 1 Word. Dadurch wird benachbarter Speicher auch in der Cache geladen. Chance wird groß, dass dieser benötigt wird!

RAM: "volatile": flüchtig
ROM: "nonvolatile": nicht flüchtig

Latches / Flip-Flops SR Latch




Finite State Machines (FSM)
Hat K inputs, N outputs und k Bits. Es hat also $\leq 2^k$ einzigartige Zustände.



Moore machines
Output basiert nur auf dem aktuellen Zustand.

Mealy machines
Output basiert auf aktuellem Zustand und dem aktuellen Input



Zusätzliche Tabellen

State Transition Table

State	Inputs		Nextstate
	A	B	
S0	0	0	S0
S1	0	1	S0
S0	1	0	S1

-> oder mit State encoding

State	A	B	Nextstate
00	0	0	00
01	0	1	00
00	1	0	01

State Encoding (State Binär)

State	Encoding
S0	00
S1	01
S2	10

Output Encoding


Output	Encoding
grün	00
rot	01
blau	10

Bei Moore ohne Output (wichtig). Bei Mealy noch extra Spalte mit Output!


- Vorgehen**
- Inputs / Outputs identifizieren
 - State Transition Diagram Skizzieren
 - Bei Moore: State Transition Tabelle machen, Output Tabelle
 - Kombinierte Tabelle machen (State Transition und Output) ... optional, wenn verlangt:
 - State Encoding wählen
 - Boolesche Gleichungen für nächsten State und Output schreiben

Timing Big-Endian: MSB: 0. Byte Little-Endian: MSB: n. Byte

- propagation delay (t_{pd}): maximale Zeit, bis der Output auf den Inputwechsel reagiert
- contamination delay (t_{cd}): minimale Zeit, bis irgend ein Output sich ändert



Für eine komplexere Schaltung sucht man für t_{pd} den zeitlich längsten Pfad. Für t_{cd} den zeitlich kürzesten.



wenn $D=1 \rightarrow 0 \Rightarrow t_{pd} = 3t_{pd-and}$
und $D=0 \rightarrow 1$, wenn $t_{cd} = t_{cd-and}$
Rest schon 1 ist.


System Timing

T_c ist die Zeit zwischen zwei "rising edges" der "Clock". $f_c = 1/T_c$ ist die Frequenz. $T_c \geq t_{pd} + [\text{Setupzeiten}]$

Glitches

Wenn man t_{pd} wartet, kein Problem. Y nimmt für kurze Zeit wegen des Delays einen unerwarteten Wert an.

Setup Time Constraint



Hold Time Constraint

t_{hold} ist nötig, da sich D eine gewisse Zeit nicht ändern darf, damit R den Wert annehmen kann.


Parallelismus

Token: Gruppe von Eingaben, die verarbeitet werden zu Ausgaben. **Throughput:** Anzahl Tokens, die verarbeitet werden können pro Zeiteinheit. Mehrere Tokens gleichzeitig zu verarbeiten heißt Parallelität.

Spatial parallelism: Kopieren der Hardware verarbeiten mehrere Tokens gleichzeitig. **Temporal parallelism:** Aufteilen in Tasks, diese zum Teil gleichzeitig abarbeiten auf gleicher Hardware $\Rightarrow$ auch als "Pipelining" bezeichnet.

Dazu werden Register eingefügt zwischen Teilstücken der Schaltung. Diese speichern die Zwischenergebnisse für nächsten CLK-Zyklus. Bei L das längste Stück, dann ist der Throughput einer Pipeline-Konstruktion $1/L$.

MIPS 6 werden 5 Stages eingeführt: Fetch, Decode, Execute, Memory, Writeback. **Fetch:** Instruktion aus Memory lesen | **Decode:** Control-Signal aus Instruktion erzeugen | **Execution:** Ausführen mit dem ALU | **Memory:** Lesen/Schreiben vom / ins Memory | **Writeback:** Resultat ins Register schreiben wenn nötig. Beispiel:



Hazard: wenn eine Instruktion auf eine vorherigen basiert, die noch nicht so weit ist im pipelined Processor. Mit **Forwarding** können Hazards gelöst werden bei dem der Source eine Destination ist einer vorher (noch laufenden) gestarteten Instruktion. Durch eine Hazard-Detektion Unit wird so ein Fall erkannt. Durch Multiplexer werden die Source-Daten nicht aus dem Memory geladen, sondern dem richtigen Register mit dem Zwischenergebnis der vorhergehenden Instruktion. Funktioniert nicht immer! Dann wird ein **Stall** gemacht. Die Instruktion bleibt im aktuellen Abschnitt, bis die Daten verfügbar sind.

Assembly: Instruction Types: Alle 32 bit lang

R-Type: register-type. $op(6\text{ bit}) | rs(5\text{ bit}) | rt(5\text{ bit}) | rd(5\text{ bit}) | shamt(5\text{ bit}) | funct(6\text{ bit})$
op: operation code, rs + rt: source register, rd: destination reg., shamt: für shift operationen (amount of shift), für nicht shift operationen = 0, funct: gehört, wie opcode, zur Instruktion. op + funct $\rightarrow$ operation "ID"

I-Type: immediate-type. $op(6\text{ bit}) | rs(5\text{ bit}) | rt(5\text{ bit}) | imm(16\text{ bit})$
op: operation code, rs: source register, imm: "source": direkter Wert als Quelle, rt: destination register oder als weiterer source register

J-Type: jump-type. $op(6\text{ bit}) | addr(26\text{ bit})$ op: opcode, addr: adresse

Examples: `add $s0, $s1, $s2` R-Type
`addi $s0, $s1, 5` I-Type

Stack: Last-in-First-out queue. add: "push", get: "pop". Jede Funktion muss vor dem Ende ihren allozierten Speicher wieder aufräumen. MIPS-Stack wächst nach unten. \$sp zeigt auf den zuletzt allozierten Speicher. **Schritte einer Prozedur:** 1) Platz auf Stack besorgen für Register, die zu speichern sind 2) Registerwerte auf Stack speichern. 3) Unterprozedur ausführen mit Hilfe der Register 4) Originalwerte vom Stack wieder herstellen 5) Platz freigeben auf Stack.

Bubble Pushing: vom Output anfangen und zum Eingang gehen.

$\Rightarrow \Rightarrow \Rightarrow \Rightarrow \Rightarrow$ $\Rightarrow \Rightarrow \Rightarrow \Rightarrow \Rightarrow$ (not not) $\Rightarrow \Rightarrow \Rightarrow \Rightarrow \Rightarrow$

Shifters Logic shifter: $11001 \gg 2 = 00110$, $11001 \ll 2 = 00100$

Arithmetic shifter: $11001 \ggg 2 = 11110$, $11001 \lll 2 = 00100$

Array auf Stack

array[4]
...
...
...
array[0]

load 'array[0]' to \$t1. \$s0 ist baseadresse des Arrays:

'lw \$t1, 0(\$s0)' 'array[2]' in \$t2 laden:

'lw \$t2, 8(\$s0)'
↳ 2 · 4bit

Register bei Routinen: **Perserved:** Aufgerufene muss diese sich merken (auf Stack legen) **Nonperserved:** Aufrufender muss diese sich merken

Verilog:

Modul: module [name] (a, b, c, y);
input a;
input b;
input c;
output y;

//code

endmodule

Ranges (Bus): [start : end]

input [31:0] a; //a[31], ..., a[0]
output [15:8] y; //y[15], ..., y[8]

Numbers:

[N]'[b][xx]: N: #bits

b: Basis:

→ 4'b1001 → '1001

→ 4'd5 → '0101

"b": Binary

"h": Hex

"d": Dezimal

"o": Oktal

xx: Wert

Always:

always @ ([Liste für Reaktionsanläser])

begin
//code
end

↳ "posedge clk" (clk Parameter / Input des Moduls!)

"negedge clk"

↳ posedge: 0 → 1, negedge: 1 → 0

"clk" immer: 0 → 1 und 1 → 0

//code: Signale zugewiesen in einem Alwaysblock haben "reg"
Keyword und Zuweisung ist "<=": output reg y;

im always block: y <= 1;

If If [Bedingung] then

//code
else
//code
end

Case case (input)

0: //code;

1: //code;

//...

default: //code;

endcase

Program Execution Time = (#Instructions) · (cycles/instruction) (seconds/cycle)
= #Instructions · CPI · T_c

Single-cycle: T_c = t_{pcq-pc} + t_{mem} + max(t_{RFread}, t_{sext} + t_{mux}) + t_{ALU} + t_{mem} + t_{mux} + t_{RFsetup}

CPI = 1

Multi-cycle: T_c = t_{pcq} + t_{mux} + max(t_{ALU} + t_{mux}, t_{mem}) + t_{setup}, CPI > 1